

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 62-172570

(43)Date of publication of application : 29.07.1987

(51)Int.Cl.

G11B 20/10

(21)Application number : 61-011915

(71)Applicant : HITACHI LTD

(22)Date of filing : 24.01.1986


(72)Inventor : SASAKI HIROSHI
CHIBA TOMIO
KIDO MITSUYASU
SATO YOSHIO
WATABE ATSUMI

(54) SIGNAL PROCESSOR FOR DISK MEMORY

(57)Abstract:

PURPOSE: To attain the large capacity storage and random access by extracting the storage of constant interval and number of revolution constant system contactlessly and applying filtering processing in response to the position of a pickup.

CONSTITUTION: The constant interval storage is attained by the signal light velocity processed by prescribed modulation at a signal source 30 controlled by a recording command signal in the timing in response to the pickup position from a line velocity detection section 70 to a constant revolution disk memory section 50. The storage is read optically contactlessly and a reproducing signal in response to the reflected luminous flux is processed by a filter of a signal reproducing section 80 decided in response to a reproducing command signal from the detection section 70 and noise or the like is eliminated excellently from the recording of the different line velocity and the result is reproduced. A large capacity data is stored by the constant interval recording and the data is subject to random access by the constant revolution.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

⑫ 公開特許公報(A)

昭62-172570

⑮ Int.Cl.⁴

識別記号

庁内整理番号

⑯ 公開 昭和62年(1987)7月29日

G 11 B 20/10

F-6733-5D

審査請求 未請求 発明の数 2 (全17頁)

⑰ 発明の名称 ディスクメモリの信号処理装置

⑱ 特 願 昭61-11915

⑲ 出 願 昭61(1986)1月24日

⑳ 発 明 者	佐 々 木	宏	日立市久慈町4026番地	株式会社日立製作所日立研究所内
㉑ 発 明 者	千 葉	富 雄	日立市久慈町4026番地	株式会社日立製作所日立研究所内
㉒ 発 明 者	城 戸	三 安	日立市久慈町4026番地	株式会社日立製作所日立研究所内
㉓ 発 明 者	佐 藤	美 雄	日立市久慈町4026番地	株式会社日立製作所日立研究所内
㉔ 発 明 者	渡 部	篤 美	日立市久慈町4026番地	株式会社日立製作所日立研究所内
㉕ 出 願 人	株式会社日立製作所		東京都千代田区神田駿河台4丁目6番地	
㉖ 代 理 人	弁理士 小川 勝男		外2名	

明 細 書

1. 発明の名称

ディスクメモリの信号処理装置

2. 特許請求の範囲

1. ディスク状メモリに一定間隔にデータ記憶し、ディスクを一定回転で駆動し、ディスクと非接触で取り出した前記データについての信号からフィルタを介してデータを取り出すディスクメモリの信号処理装置。

2. ディスク状メモリに一定間隔にデータ記憶し、ディスクを一定回転で駆動し、ディスクと非接触で取出した前記データについての信号からフィルタを介してデータを取り出すとともに、ディスクの信号取出位置に応じてフィルタ特性を可変とするディスクメモリの信号処理装置。

3. 第2項の装置において、ディスクの信号取出し位置に相当するものとして検出した信号のタイミング信号を利用することを特徴とするディスクメモリの信号処理装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、光あるいは磁気によるディスクメモリの信号の記録、及び再生に係り、特にディスクを一定回転数で回転する方式に有効な信号処理装置に関する。

〔従来の技術〕

光ディスク、磁気ディスクあるいは光磁気ディスクといったディスク状のメモリは記憶容量が大きくとれることから、従来の音響、映像信号を記憶するような民生用の用途以外に計算機等の外部メモリとして広く使用できる。

このディスクメモリの駆動方式は、レコード盤のように回転数一定とするものと、雑誌「日経エレクトロニクス」1984年3月26日号に記載の光ディスクファイルメモリ装置のようにピックアップの位置に応じて回転数を可変として周速を一定にするものがある。

〔発明が解決しようとする問題点〕

この2つの方式を比較してみると、周速一定方式は分解能で定まる一定間隔ごとに情報を記憶す

ることができるので回転数一定方式よりも大容量の記憶をすることができる。ところで、レコード盤のようにピックアップが外側から内容へ連続的に移動するものではさほど問題とならないが、計算機の外部メモリとして使用するときにはランダムアクセスをすることが不可欠であり、ピックアップ位置を不連続に変更せねばならない。回転数可変方式は係る用途には不適當であり、高速の回転数変更は不可能である。

以上のことから、本発明においては大容量記憶とランダムアクセスとを同時に達成することのできるディスクメモリの信号処理方式を提供することを目的とする。

〔問題点を解決するための手段〕

本発明においては一定間隔記憶、回転数一定方式とし、抽出後の信号のフィルタリング処理をピックアップ位置に応じて制御する。

〔作用〕

一定間隔記憶とすることで大容量記憶とでき、回転数一定とすることでランダムアクセスをして

のタイミングを制御する。

50は光ディスクメモリ部である。動作の詳細については後に第2図により述べ、概要のみ以下に述べる。光ディスクメモリ部50は、記録媒体をもつディスクを一定の回転数で回転し、信号源30からの出力信号を光学式に記録する。また、記録した信号を再生する場合にも光学式検出を行う。また、記録媒体の所定の位置に信号を記録し、再生できるように、光学系のオートフォーカス、及びトラッキング機構を備える。

70は光ディスクメモリ部50に含まれているディスク駆動時のディスクの線速度を検出するための線速度検出部である。線速度検出部70の検出した値にもとづき、光ディスクに信号を記録するタイミングが、ディスクの円周上で等間隔の長さに配列されるように制御される。81と90は線速度検出部の出力で、81は記録指令信号、90は再生指令信号である。

301は、信号源30の出力を光束に変換した、光ディスクメモリ部50への照射光束である。

も機械的慣性による影響を受けない。その反面抽出した信号の間隔が不均一となるのでピックアップ位置に応じたフィルタリング信号処理を施す。

〔実施例〕

第1図は本発明の実施例の全体説明図である。

以下、第1図の記号と動作の内容について述べる。

10は原信号群である。原信号群10は記録すべき音声、映像、あるいは電圧や電流、温度などのアナログ量、あるいはデジタル量であつてもよい。30は信号源である。

信号源30は、光ディスクメモリに記録するための信号源であつて、原信号を記録するのに好都合なるように、符号化変調(PCM)、あるいは周波数変調(FM)、パルス幅変調、振幅変調などにより、適宜変調したものである。また、場合によつては、符号誤りを検出し、訂正等を行うために、符号処理を行つたものであることもある。この信号源30は、ピックアップ位置に相当するものとして、例えばディスクの回転に伴う線速度に従い、原信号の取り込み条件、及び変調、出力

361は光ディスクメモリ部50からの反射光束である。80は、信号再生部であり、光ディスクメモリ部50からの反射光束81を受けて電気信号に戻す部分である。

第2図は第1図の光ディスクメモリ部50を主体にした動作内容の説明図である。以下、記号が各図で同一のものはそれぞれ同等物を示すものとする。信号源30は記録、あるいは信号再生時、あるいは消去時などに夫々に必要な光束301を生じる。光束の光源としては、たとえば半導体レーザを用いて電気信号を光束に変換するものが利用できる。31はレンズであり、光束301を平行光束32に変形させる。33はビームスプリッタであり、レンズ31からの入射光である平行光束301を直進通過させ、逆に1/4λ板34側から入ってくる光は屈折させミラー43側へ送る。1/4λ板34は通過する光束の位相を変化させるためのものである。35は対物レンズであり、入射した平行光束を記録媒体39に焦点が合致するように調整する。したがつて、対物レンズ35

は、レンズからの焦点が、光束を照射する記録媒体39の照射点に合致するように、記録媒体上の案内トラックの追従、及びフォーカス機能を付加したものである。37は、トラッキング、及びフォーカス制御が実行できるレンズホルダである。36は対物レンズ35により焦点がしばられた集光光束である。38は光束照射点である。42はトラック溝、39は記録媒体を具備した、ディスク、40は回転台、41はモータである。ディスク39は回転台42にのせ、モータ41を被動することによつて回転可能なものである。ディスク39は定められた位置に信号を記録し、再生し、あるいは消去などを行うために、位置決め用のトラッキングを行うためのトラック溝42をもつ。61はディスク39の回転の回転中心を示す。

ディスク39に信号が記録されている状態と、消去されている状態では、集光光束36を照射したときの反射率が異なり、その反射光束361を信号の解釈、すなわち再生と、トラッキング、及びフォーカス制御に用いる。対物レンズ35、2

／4板34、及びビームスプリッタ33を経て得たものが反射光束361である。43はハーフミラーで、入射光束361の一部を通過し、一部を屈折させる。

44は2分割光センサ、45は比較器であり、これらは、トラッキング制御を行うためのものである。反射光束361をハーフミラー43で一部屈折して得た光束を431とする。光束431は、所定のトラック上に集光光束36が照射されているときには、2分割光センサ44に均一に照射され、2分割光センサの出力電圧441、及び442が等しくなり、比較器45の出力が零となり、トラッキング制御はそのままの位置で止められている。もしも、左右のどちらかに集光光束36がずれて照射されると、2分割光センサ44の出力電圧441と442に差が生じ、出力電圧441と442の差が零になるように、レンズホルダ37を制御する。451がそのためのトラッキング制御信号である。

つぎにフォーカス制御について説明する。反射

光束361の一部がハーフミラー43を通過して出力される光束を432とする。46は円柱レンズで、光束432を変形させる。その出力光束を461とする。47は4分割光センサ、51、52は加算器であり、4分割光センサ47によつて、光を電気量に変換した値を入力して加算する。

54は比較器であり、加算器51と52の出力を比較して信号541を与え、トラッキングと同様の考えによりレンズホルダ37を制御する。フォーカス制御は目的とする光束照射点38に集光光束36が焦点が合致して照射されているときには、反射光束361にもとづく光束461が4分割光センサ47に均一に照射され、4分割光センサの各出力電圧471、472、473、及び474が同一で、比較器54の出力が零となり、フォーカス制御信号541も零であつて、対物レンズ35のレンズの焦点合致は現状のままで維持されるように、レンズホルダ37の焦点制御機能が働いたままとなる。もしも、焦点がうまくとれていない場合には、焦点位置の遠近に従つて、加

算器52と加算器51の出力に差が生じ、たとえば焦点位置が近すぎるときには、加算器51の出力476が加算器52の出力475よりも大きくなり、逆に遠いときには、出力475が出力466よりも大きくなるものとされ、したがつて、出力475と出力476が等しくなるまで比較器54のフォーカス制御信号541によりフォーカス制御を行う。

つぎに、本発明の主要部である信号の再生機能の概略について説明する。まず光束461をもとに4分割光センサで検出した出力電圧471と473、472と474の加算出力475と476を加算器53で加算する。加算器53の出力を531とする。出力531には記録された信号とそのタイミング信号が含まれている。タイミング信号が含まれている帯域の信号を通すような例えばスイッチドキャパシタで構成されたフィルタ55を備え、スイッチドキャパシタフィルタの出力信号から、タイミング信号検出部56によりタイミング信号を検出する。このタイミング信号は

ディスク39上に記録されているものでありディスク39の回転数に相当して周波数が変化する。したがって、タイミング信号の検出は、ディスクの線速度検出部70の機能に相当する。検出したタイミング信号561は、ディスクへの記録指令信号81、及び再生指令信号90として使用される。この部分の構成と動作については後で詳述する。

第3図はディスク39の構成概念図である。同図において、11が信号が記録されるピットである。このピット11は円周上に配置され、間隔Δの等間隔とされている。ピット11はトラックライン12の上に配置されている。ピット11にデジタル信号“1”、“0”を記録する。信号“1”は信号“0”よりも集光光束36をディスク39に照射したときの反射光束361が大きいなどの差が生じる色調変化をもつものであればよく、たとえば、光記録用結晶と結晶間の相変化を応用した合金を用いることができる。61はディスクの回転中心であり、ディスク39は一定回転数とさ

れる。

第4図は第3図のように記録したときのスイッチドキャパシタフィルタ55の入力信号531と出力信号551を示す。561はタイミング検出部の出力信号波形の例を示す。ディスク39の回転数を毎秒一定のN回転、ピットまでの半径がr(m)、ピット間隔をΔ(m)とすると、ピット

間の集光光束36の照射点の移動時間は $\frac{\Delta}{2\pi r N}$

(秒)となる。この時間がタイミング信号の周期になり、ディスク39の回転数Nと半径r、ピット間隔Δにより変化することがわかる。いま、本発明ではピット間隔Δと回転数Nを一定としたので、ディスクの半径r、すなわち記録、再生位置がディスク39の外周側が、内周側であるかによつてピット間の移動時間が異なり、タイミング信号の周波数が変化することになる。ここで、ディスク39の構成、及び信号処理装置全体の簡素化、及び信号対雑音比(S/N比)を向上させるためには、回転数Nを一定にして、かつ、ピット間隔

一定としてディスク39には、できるだけ多く信号のサンプル値を記録すべきである。

第5図は、ディスク39の回転に伴うタイミング信号561(記録指令信号81)を検出し、信号をサンプリングして記録する構成例を示す。第5図(a)は第1図の信号源30の部分を示すものである。第5図(b)は第5図(a)に関する信号の内容を示す説明図である。同図(a)の動作について以下に説明する。10は原信号である。311がスイッチドキャパシタフィルタであり、原信号10をサンプリングして記録する場合の帯域制限用フィルタである。312はアナログデジタル変換器(A/D)であり、アナログ信号をたとえば2進符号に変換する。スイッチドキャパシタフィルタ311の特性を決めるものは、記録指令信号81で示すタイミング信号であり、これをもとに、適切なクロックを生成する。82がクロック生成回路である。クロック生成回路のスイッチドキャパシタフィルタ用のクロックを801で示す。A/D変換クロックを同じく802で示す。

符号変調部313は、デジタル化した符号のエラーチェックや、同期信号などを組込むために用いる。この符号変調部313もクロック803を用いる。クロック803は、記録指定信号81をもとに生成したものであり、ディスク39のピット間隔の移動速度に関係したものであることは、すでに第4図までに示したとおりである。314はレーザ駆動部であつて、符号変調部313の符号に従つて、レーザの発光量をデジタル的に強弱をつける。第5図(b)のアナログ信号が原信号群10の一例である。原信号群10はサンプリングタイミング用のクロック802によりA/D変換される。

第6図は、信号再生回路部80の動作内容を示す実施例である。90は再生指令信号であり、第2図で説明したとおりピットの照射位置の移動速度によつて得る。531は同じく第2図で示した4分割光センサを用いて導出した光/電気変換出力信号である。881は符号復調部であり、信号成分を取り出すための、同期信号、符号エラー検

出、符号誤り訂正機能などを備える。882はデジタル信号をアナログ信号に変換するD/A変換器である。883はスイッチドキャパシタフィルタであり、D/Aの出力信号の高調波成分を抑圧するためのフィルタである。901, 902, 903はそれぞれクロックであり、再生指令信号90をもとに生成したものである。クロック901は符号復調部の機能を発生するために用いる。クロック902はD/A変換タイミングを決定する。

クロック903は、スイッチドキャパシタフィルタの特性を設定するためのものである。

第7図はタイミング信号を検出する場合のスイッチドキャパシタフィルタ55の特性をタイミング検出部56の出力によつて制御する例である。562がスイッチドキャパシタに与えるクロック563を生成する位相メモリ回路である。クロック563は、タイミング検出部56の出力を一時記憶しておき、スイッチドキャパシタフィルタが、常にタイミング検出部56の入力信号551の周波数成分の最大値に帯域通過できるように制御す

るものである。したがつて、位相メモリ回路562のメモリ時間は、スイッチドキャパシタフィルタ55の過渡応答が安定するまでの時間があればよい。以上の発明では、符号変調方式による信号の記録再生に関して述べたが、周波数変調、パルス幅変調あるいは振幅変調であつてもよい。また、スイッチドキャパシタフィルタは信号を入力する場合、あるいは出力する場合の接続回路とのインピーダンスのマツチングをとる必要があり、パツファ用に演算増幅器を入力段、あるいは出力段に用いることが多い。第17図はスイッチドキャパシタフィルタと演算増幅器を組合せた実施例を示す。同図において、325はスイッチドキャパシタ、326が信号入力回路のパツファアンプ、327が信号出力側のパツファアンプである。320が、アナログ信号処理回路である。320のアナログ信号処理回路全体を高集積回路、いわゆるLSI化することにより、小形化に効果が上る。また、同一環境下で使用するので、特性の安定化が図りやすい効果がある。

次に、スイッチト・キャパシタ・フィルタの駆動方法の具体手法を図面に基づいて説明する。

第8図に示すように、スイッチト・キャパシタ等価抵抗 SC_1 はスイッチ $SW_1 \sim SW_8$ およびコンデンサ C_{r1} により構成される。他のスイッチト・キャパシタ等価抵抗 SC_2, SC_3, SC_4 も同様である。 C_1, C_2 は積分コンデンサ100および200は演算増幅器である。スイッチト・キャパシタ・フィルタは、いわばアクティブ・フィルタの抵抗要素をスイッチト・キャパシタ等価抵抗で置換えたものに等しい。

スイッチ SW_1 及び SW_2 は、クロック入力端子 ϕ_1 が“1”のときにONし、スイッチ SW_1 及び SW_6 はクロック入力端子 $\overline{\phi_1}$ が“1”のときにONする。スイッチ SW_3 及び SW_7 はクロック入力端子 ϕ_2 が“1”のときにONし、スイッチ SW_4 及び SW_8 はクロック入力端子 $\overline{\phi_2}$ が“1”のときにONする。さらに、スイッチ $SW_{11}, SW_{12}, SW_{16}$ 及び SW_{18} はクロック入力端子 ϕ_3 が“1”のときにONし、スイッチ $SW_{13},$

SW_{14}, SW_{17} 及び SW_{18} はクロック入力端子 $\overline{\phi_3}$ が“1”のときにONする。すなわち、スイッチト・キャパシタ等価抵抗 SC_1 及び SC_2 は独立したクロックをクロック入力端子 ϕ_1 と $\overline{\phi_1}$ 及び ϕ_2 と $\overline{\phi_2}$ に与えることによつて動作し、 SC_3 と SC_4 が同じクロックをクロック入力端子 ϕ_3 及び $\overline{\phi_3}$ に与えることにより動作するようになっている。

第8図に示す回路は、100の演算増幅器の出力が2次のバンドパスフィルタの出力となり、200の演算増幅器の出力が2次のローパスフィルタの出力となるものである。

まず、バンドパスフィルタに関して説明する。次式にバンドパスフィルタの伝達関数を示す。

$$\frac{V_{out}(S)}{V_{in}(S)} = \frac{H \cdot \frac{\omega_0}{Q} S}{S^2 + \frac{\omega_0}{Q} S + \omega_0^2} \quad \dots (5)$$

但し、 ω_0 : 角周波数

Q: 選択度

H: 利得係数

第8図の回路において、 $SC_1 \sim SC_4$ に示すスイッチ・キャパシタ等価抵抗を実現するために与えるクロックをクロック入力端子 ϕ_1 と $\overline{\phi_1}$ 、 ϕ_2 と $\overline{\phi_2}$ 及び ϕ_3 と $\overline{\phi_3}$ の3組のグループに分割して与える。これより、バンドパスフィルタの特性定数は次式で表わすことができる。

$$f_0 = \frac{f_{s1}}{2\pi} \sqrt{\frac{C_{r3} \cdot C_{r4}}{C_1 \cdot C_2}} \quad \dots\dots(6)$$

$$Q = \frac{f_{s1}}{f_{s2}} \sqrt{\frac{C_{r3} \cdot C_{r4} \cdot C_1}{C_{r2}^2 \cdot C_2}} \quad \dots\dots(7)$$

$$H = \frac{f_{s1} C_{r1}}{f_{s2} C_{r2}} \quad \dots\dots(8)$$

ここで、第8図の回路において、 f_{s1} はクロック入力端子 ϕ_1 及び $\overline{\phi_1}$ に与えるクロック周波数、 f_{s2} はクロック入力端子 ϕ_2 及び $\overline{\phi_2}$ に与えるクロック周波数、 f_{s3} はクロック入力端子 ϕ_3 及び $\overline{\phi_3}$ に与えるクロック周波数である。さらに、クロック入力端子 $\overline{\phi_1}$ は ϕ_1 に対して、 $\overline{\phi_2}$ は ϕ_2

に対して、 $\overline{\phi_3}$ は ϕ_3 に対して、それぞれ反転したクロックを与えることを示すものである。

まず、中心周波数 f_0 を変更する場合について説明する。上記(6)式に着目すると、中心周波数 f_0 はコンデンサ C_{r3} 、 C_{r4} 、 C_1 及び C_2 の関数であり、また、クロック周波数 f_{s1} の関数で表わされる。すなわち、中心周波数 f_0 を任意に変更するためには、(6)式のパラメータであるコンデンサ C_{r3} 、 C_{r4} 、 C_1 及び C_2 の値を変更するほかに、クロック周波数 f_{s1} を任意に変更することにより変更可能であることが理解できる。上述したクロック周波数 f_{s1} は(7)式より選択度 Q のパラメータでもあることから、同時に選択度 Q も変更することになる。よって、選択度 Q を変えずに中心周波数 f_0 のみを変更するためには、 f_{s2} も f_{s1} に合わせて変更させなければならない。さらに、 f_{s2} を変更すると、(8)式より利得係数 H も変更することになるので、 f_{s1} も f_{s2} に合わせて変更させなければならない。以上のことを

考慮して、第9図(a)に中心周波数 f_0 のみを変更するために、クロックの配線図を示す。

第9図(a)において、クロック入力端子 ϕ_1 、 ϕ_2 及び ϕ_3 に、第10図に示す基本クロック周波数 f_s のクロック CK_s を与え、 $\overline{\phi_1}$ 、 $\overline{\phi_2}$ 及び $\overline{\phi_3}$ に、クロック CK_s を反転させたクロック $\overline{CK_s}$ を与える。このときの周波数-ゲイン特性を第11図(a)の V_1 に示す。第11図(a)の V_1 には、中心周波数 f_0 が100Hzの例を示した。これに対して、周波数が $\frac{1}{2}f_s$ のクロック CK_s 、 $\overline{CK_s}$ をそれぞれ ϕ_1 、 ϕ_2 、 ϕ_3 と $\overline{\phi_1}$ 、 $\overline{\phi_2}$ 、 $\overline{\phi_3}$ に与えると、第11図(a)の V_2 に示すように、中心周波数 f_0 のみが第11図(a)の V_1 に対して $\frac{1}{2}$ 倍の50Hzになる。このことはクロック周波数 f_{s1} が基本クロック周波数の $\frac{1}{2}$ 倍であるから(6)式に代入すると f_0

が $\frac{1}{2}$ 倍になることは容易に理解できる。さらに、

周波数が $2f_s$ のクロック CK_1 、 CK_2 を ϕ_1 、 ϕ_2 、 ϕ_3 と $\overline{\phi_1}$ 、 $\overline{\phi_2}$ 、 $\overline{\phi_3}$ に与えると、第11図(a)の V_3 に示すように、中心周波数 f_0 が第11図(a)の V_1 に対して2倍の200Hzとなる。これも(6)式に ϕ_3 及び $\overline{\phi_3}$ のクロック周波数を代入することにより、 f_0 が2倍になることより明らかである。以上より、クロック入力端子 ϕ_1 、 ϕ_2 及び ϕ_3 と $\overline{\phi_1}$ 、 $\overline{\phi_2}$ 及び $\overline{\phi_3}$ にそれぞれ同じ周期のクロックを与え、このクロックの周波数を可変させることにより、中心周波数 f_0 のみを任意に可変できることが理解できるであろう。

第1表に以上説明したクロック入力端と、クロックとの関係およびその効果の対応関係を示す。

第 1 表

	ク ロ ヅ ク		
ϕ_1	CK ₃	CK ₅	CK ₁
$\overline{\phi_1}$	CK ₄	CK ₆	CK ₂
ϕ_2	CK ₃	CK ₅	CK ₁
$\overline{\phi_2}$	CK ₄	CK ₆	CK ₂
ϕ_3	CK ₃	CK ₅	CK ₁
$\overline{\phi_3}$	CK ₄	CK ₆	CK ₂
第4図(a)	V ₁	V ₂	V ₃
f ₀ (Hz)	100	50	200

次に選択度Qのみを変更する場合の例について説明する。

上記(7)式に着目すると、選択度Qはクロック周波数 f_{s2} 及び f_{s3} の関数で表わすことができる。すなわち選択度Qを任意に変更するためには、 f_{s2} 及び f_{s3} を任意に変更することにより達成できるものである。しかしながら、 f_{s3} を変更すると、中心周波数 f_0 までも変更してしまうので、選択度Qのみを変更するためには f_{s2} を変更する

ロック端子 ϕ_1 と ϕ_2 及び $\overline{\phi_1}$ と $\overline{\phi_2}$ をペアにしてクロックを任意に変換することにより、選択度Qのみを任意に変換することが理解できる。以上に説明した各クロック入力端子とクロックの関係およびその効果の対応関係を第2表に示す。

第 2 表

	ク ロ ヅ ク		
ϕ_1	CK ₃	CK ₅	CK ₁
$\overline{\phi_1}$	CK ₄	CK ₆	CK ₂
ϕ_2	CK ₃	CK ₅	CK ₁
$\overline{\phi_2}$	CK ₄	CK ₆	CK ₂
ϕ_3	CK ₃	CK ₁	CK ₁
$\overline{\phi_3}$	CK ₄	CK ₂	CK ₂
第4図(b)	V ₁	V ₂ '	V ₃ '
Q	x 1	x 2	x 1 / 2

次に利得係数Hのみを変更する場合の例について説明する。上記(8)式に着目すると、利得係数Hはクロック周波数 f_{s1} 及び f_{s2} の関数である。

とよい。しかし、 f_{s2} は上述したとおり、利得係数Hにも関係してしまうので、 f_{s1} も f_{s2} に合わせて変更させなければならない。第9図(b)にQのみを変更させるための、クロックの配線図を示す。第9図(b)においてクロック入力端子 ϕ_1 、 ϕ_2 及び ϕ_3 に、クロックCK₃を与え、 $\overline{\phi_1}$ 、 $\overline{\phi_2}$ 及び $\overline{\phi_3}$ に、クロックCK₄を与えたときの周波数-ゲイン特性を第11図(b)のV₁に示す。これは、第11図(a)のV₁と全く同じである。これに対して、クロック入力端子 ϕ_1 及び ϕ_2 にクロックCK₃、 $\overline{\phi_1}$ 及び $\overline{\phi_2}$ にクロックCK₄を与え、さらに ϕ_3 にクロックCK₁、 $\overline{\phi_3}$ にクロックCK₂を与えると第11図(b)のV₂'に示すように選択度Qのみが2倍の特性を得ることができる。さらに、 ϕ_3 及び $\overline{\phi_3}$ をそのままにして ϕ_1 及び ϕ_2 にクロックCK₁、 $\overline{\phi_1}$ 及び $\overline{\phi_2}$ にクロックCK₂をそれぞれ与えると第11図(b)のV₃'に示すように選択度Qのみが $\frac{1}{2}$ 倍の特性を得ることができる。以上より、ク

すなわち、利得係数Hを任意に変更するためには、 f_{s1} 及び f_{s2} を任意に変更することにより達成できるものである。さらに(8)式より f_{s1} のみを任意に変更することにより、独立に利得係数Hが変更できる。このときのクロックの配線図を第9図(c)に示す。

クロック周波数 f_{s1} はバンドパスフィルタの特性式の利得係数Hのみに関するため、 f_{s1} を任意に変換することにより利得係数Hを任意に独立に変換できる。第8図の回路のクロック入力端子 ϕ_1 、 ϕ_2 、 ϕ_3 及び $\overline{\phi_1}$ 、 $\overline{\phi_2}$ 、 $\overline{\phi_3}$ にそれぞれクロックCK₃及びCK₄を与えたときの周波数-ゲイン特性を第11図(c)のV₁に示す。これは、第11図(a)のV₁と全く同じである。これに対し、クロック入力端子 ϕ_1 、 ϕ_2 及び $\overline{\phi_2}$ 、 $\overline{\phi_3}$ にそれぞれ基本クロックである周波数 f_s のCK₃及びCK₄を与え、 ϕ_1 及び $\overline{\phi_1}$ に周波数 $\frac{1}{2}f_s$ のクロックCK₃及びCK₄を与えると、

第11図(c)のV₂'に示すように、利得係数

H が $\frac{1}{2}$ 倍となる。さらに ϕ_1 及び $\overline{\phi_1}$ に周波数 $2f_s$ のクロック CK_1 及び CK_2 を与えると、第11図(c)の V_3'' に示すように、利得係数 H が2倍となる。以上より、 ϕ_1 及び $\overline{\phi_1}$ クロック周波数を任意に変換することにより、利得係数 H のみを任意に変換できることが理解できる。以上に説明した各クロック入力端子とクロックとの関係およびその効果の対応関係を第3表に示す。

第 3 表

	ク ロ ッ ク		
ϕ_1	CK_3	CK_6	CK_1
$\overline{\phi_1}$	CK_4	CK_5	CK_2
ϕ_2	CK_3	CK_5	CK_3
$\overline{\phi_2}$	CK_4	CK_6	CK_4
ϕ_3	CK_3	CK_5	CK_5
$\overline{\phi_3}$	CK_4	CK_6	CK_6
第4図(c)	V_1	V_2''	V_3''
H	$\times 1$	$\times 1/2$	$\times 2$

(6) 式に着目すると、バンドパスフィルタと全く同様に、クロック周波数 f_{ss} を任意に変更することにより、しや断周波数 f_s を任意に変更できる。

第12図(a)に、しや断周波数 f_s を任意に変更した周波数-ゲイン特性を示す。すなわち、第8図の回路において、クロック入力端子 ϕ_1 、

ϕ_2 及び ϕ_3 にクロック CK_3 、 $\overline{\phi_1}$ 、 $\overline{\phi_2}$ 及び $\overline{\phi_3}$ にクロック CK_6 を与えた時の特性 V_1 に対して、 ϕ_1 、 ϕ_2 及び ϕ_3 にクロック CK_5 、 $\overline{\phi_1}$ 、 $\overline{\phi_2}$ 及び $\overline{\phi_3}$ にクロック CK_6 を与えた特性 V_3

となり、しや断周波数 f_s が $\frac{1}{2}$ 倍になる。さらに

ϕ_1 、 ϕ_2 及び ϕ_3 に周波数が $2f_s$ のクロック CK_1 を与え、 $\overline{\phi_1}$ 、 $\overline{\phi_2}$ 及び $\overline{\phi_3}$ にクロック CK_2 を反転させたクロック CK_3 をそれぞれ与えた特性は V_2 となり、しや断周波数 f_s が2倍になることを示している。以上の関係をまとめて第4表に示す。

以上は第8図の回路におけバンドパスフィルタについて説明したが、次のローパスフィルタに関して述べる。ローパスフィルタの伝達関数を次式に示す。

$$\frac{V_o(S)}{V_{io}(S)} = \frac{H \omega_o^2}{S^2 + \frac{\omega_o}{Q} S + \omega_o^2} \quad \dots (9)$$

ω_o : 角周波数

Q : 選択度

H : 利得係数

ローパスフィルタの特性定数であるしや断周波数 f_s はバンドパスフィルタについての(6)式と全く同様に示されるので、 f_o を f_s に置き換えて(6)式を流用する。また、選択度 Q は(7)式と全く同じである。ただし、利得係数 H はローパスフィルタの場合、次式で表わすことができる。

$$H = \frac{f_{s1} C_{r1}}{f_{s2} C_{r2}} \quad \dots (10)$$

まず、しや断周波数 f_s のみを変更する場合の例について説明する。

第 4 表

	ク ロ ッ ク		
ϕ_1	CK_3	CK_6	CK_1
$\overline{\phi_1}$	CK_4	CK_5	CK_2
ϕ_2	CK_3	CK_5	CK_1
$\overline{\phi_2}$	CK_4	CK_6	CK_2
ϕ_3	CK_3	CK_5	CK_1
$\overline{\phi_3}$	CK_4	CK_6	CK_2
第5図(a)	V_1	V_3	V_2
f_s	$\times 1$	$\times 1/2$	$\times 2$

次に、選択度 Q のみを変更する場合の例について説明する。(7)式に着目すると、バンドパスフィルタと全く同様に、第8図の回路のクロック入力端子 ϕ_1 と ϕ_2 及び $\overline{\phi_1}$ と $\overline{\phi_2}$ をペアにしてクロックを任意に変換することにより選択度 Q のみが任意に変換できる。第12図(b)に、選択度 Q を任意に変更した周波数-ゲイン特性を示す。すなわち、第12図(b)の V_2 に示した特性に対し、クロック入力端子 ϕ_1 及び ϕ_2 にクロッ

クCK₃、 ϕ_1 及び ϕ_2 にクロックCK₆を与えた特性はV_{5'}となり、選択度Qは2倍になる。さらに、 ϕ_1 及び ϕ_2 にクロックCK₁、 ϕ_1 及び ϕ_2 にクロックCK₂をそれぞれ与えた特性はV_{5'}となり、この場合の選択度QはV₄に対し $\frac{1}{2}$ 倍になることがわかる。以上の関係をまとめ第5表に示す。

第 5 表

	ク ロ ッ ク		
ϕ_1	CK ₃	CK ₆	CK ₁
$\overline{\phi_1}$	CK ₄	CK ₆	CK ₂
ϕ_2	CK ₃	CK ₆	CK ₁
$\overline{\phi_2}$	CK ₄	CK ₆	CK ₂
ϕ_3	CK ₃	CK ₁	CK ₁
$\overline{\phi_3}$	CK ₄	CK ₂	CK ₂
第5図(b)	V ₄	V _{5'}	V _{5'}
Q	×1	×2	×1/2

次に、利得係数Hのみを変更する場合の例につ

第 6 表

	ク ロ ッ ク		
ϕ_1	CK ₃	CK ₆	CK ₁
$\overline{\phi_1}$	CK ₄	CK ₆	CK ₂
ϕ_2	CK ₃	CK ₆	CK ₃
$\overline{\phi_2}$	CK ₄	CK ₆	CK ₄
ϕ_3	CK ₃	CK ₆	CK ₃
$\overline{\phi_3}$	CK ₄	CK ₆	CK ₄
第5図(c)	V ₄	V _{5''}	V _{5''}
H	×1	×1/2	×2

なお、本発明の一実施例であるバイクワット形フィルタのみならず、リーブフロッグ形フィルタについても同様にしてクロック周波数を制御することによりH以外(H₁)の任意のフィルタ特性を得ることができる。

さらには、ローパスフィルタ、バンドパスフィルタのみならず、ハイパスフィルタについても同様にして、クロック周波数を制御することにより任意のフィルタ特性を得ることができる。

いて説明する。

(10)式に着目すると、利得係数Hはクロック周波数 f_{s1} 及び f_{s4} の関数である。利得係数Hを任意に変更するためには、 f_{s1} 及び f_{s4} を任意に変更するればよい。さらに利得係数Hのみを独立に変更する場合、(6)、(7)および(10)式よりクロック周波数 f_{s1} のみを変更することにより可能なことは言うまでもない。第12図(c)に利得係数Hのみを変更した例を示す。すなわち、第12図(c)のV₄に示した特性に対し、クロック入力端子 ϕ_1 にクロックCK₃、 $\overline{\phi_1}$ にクロックCK₆を与えた特性は第12図(c)のV_{5'}となり、利得係数Hが $\frac{1}{2}$ 倍になる。

さらに、クロック入力端子 ϕ_1 にクロックCK₁、 $\overline{\phi_1}$ にクロックCK₂を与えた特性はV_{5'}となり、利得係数Hは2倍になる。以上の関係を第6表に示す。

かくして、本実施例によれば、フィルタの特性定数である中心周波数及びしや断周波数 f_0 、選択度Q、利得係数Hが外部クロックにより任意に変えられる。このフィルタをLSI化した場合、従来、作り込んだフィルタの特性は中心周波数のみしか変えられなかったのに対して、任意に特性定数が可変でき、特性変更に十分対応できる。また、回路定数であるコンデンサの容量値は変わらないので、特性定数変更用のコンデンサを付加しないですむ。よってチップ面積が小さくてすみ、高集積化でき、さらに、コンデンサ切替用の制御端子が不要であるので、不要なピン数を削減できる。

－第2実施例－

第13図～第16図に本発明の第2の実施例を示す。この第2の実施例において第8図～第12図に示す部分と同一又は重複する部分には同一の符号を附して以下説明する。

この第2の実施例はスイツチト・キャパシタ・フィルタの特性定数である中心周波数 f_0 、選択

度 Q 、利得係数 H をクロック周波数のみにて任意に独立に、1ヶ所に変更できるように、スイッチ群を大きく3分割し、クロック周波数の変更を優先度を持たせて制御するようにしたものであり、スイッチト・キャパシタ・フィルタ自体については第1の実施例と同じなので説明は省略する。

第13図において、300はクロック信号発生回路を示しており、基本クロック周波数 f_0 を発生する。この基本クロック信号は継続接続された第1カウンタ401、第2カウンタ402、第3カウンタ403により順次分周され、各手動切換選択スイッチ S_1 、 S_2 、 S_3 およびインバータ500を介して各スイッチト・キャパシタ等価抵抗回路 SC_1 、 SC_2 、 SC_3 、 SC_4 のクロック入力端子 ϕ_1 、 $\overline{\phi_1}$ 、 ϕ_2 、 $\overline{\phi_2}$ 、 ϕ_3 、 $\overline{\phi_3}$ される。

まず、中心周波数 f_0 を変更する場合について説明する。上記(6)式に着目すると、中心周波数 f_0 はコンデンサ C_{r1} 、 C_{r2} 、 C_1 及び C_2 の関数であり、また、クロック周波数 f_{ss} の関数で

つて、中心周波数 f_0 のみが独立に1ヶ所に変更できる。以下に第14図に示すクロック波形を用いて詳細に説明する。

第13図の回路において、選択スイッチ S_1 、 S_2 及び S_3 で、カウンタ401、402及び403の出力の B 、 B' 及び B'' を選択することによりクロック入力端子 ϕ_1 、 ϕ_2 及び ϕ_3 に第14図(a)に示すクロック CK_{11} 、 CK_{12} 及び CK_{13} が与えられ、また $\overline{\phi_1}$ 、 $\overline{\phi_2}$ 及び $\overline{\phi_3}$ にはクロック CK_{11} 、 CK_{12} 及び CK_{13} をインバータ500により反転されて与えられるものとする。ここでは、クロック CK_{11} の周波数を f_s とする。このときの周波数-ゲイン特性を第15図(a)の V_1 に示す。第15図(a)の V_1 には、中心周波数 f_0 が100Hzの例を示した。これに対して、選択スイッチ S_1 により、第1段の出力より C を選択すると第7図(b)に示すクロック CK_{11}' 、 CK_{12}' 及び CK_{13}' が与えられる。 CK_{11}' は CK_{11} の $\frac{1}{2}$ 倍の周波数 $\frac{1}{2}f_s$ である。

表わされる。すなわち、中心周波数 f_0 を任意に変更するためには、(6)式のパラメータであるコンデンサ C_{r1} 、 C_{r2} 、 C_1 及び C_2 の値を変更するほかに、クロック周波数 f_{ss} を任意に変更することにより変更可能であることが理解できる。上述したクロック周波数 f_{ss} は(7)式より選択度 Q のパラメータでもあることから、同時に選択度 Q も変更することになる。よつて、選択度 Q を変えずに中心周波数 f_0 のみを変更するためには、 f_{s2} も f_{ss} に合わせて変更させなければならない。さらに、 f_{s2} を変更すると、(8)式より利得係数 H も変更することになるので、 f_{s1} も f_{ss} に合わせて変更させなければならない。

そこで、クロック信号を分周するカウンタ401、402、403を継続接続し、さらに第1カウンタ401の出力をクロック入力端子 ϕ_3 及び $\overline{\phi_3}$ に与えるようにする。すなわち、クロック入力端子 ϕ_3 及び $\overline{\phi_3}$ の周波数を変更すると、次段以降のカウンタ402、403は上記変更に従従するため、自動的にその出力周波数を変更される。よ

クロック CK_{12}' 及び CK_{13}' の周波数は CK_{11}' に従いそれぞれ $\frac{1}{2}$ 倍になる。このときの周波数-

ゲイン特性は第15図(a)の V_2 に示すように、中心周波数 f_0 のみが第15図(a)の V_1 に対して $\frac{1}{2}$ 倍の50Hzになることが明らかである。

このことは、クロック周波数 f_{ss} が基本クロック周波数 f_s の $\frac{1}{2}$ 倍であるから、(6)式に代入することにより容易に理解できる。

次に選択度 Q のみを変更する場合の例について説明する。上記(7)式に着目すると、選択度 Q はクロック周波数 f_{s2} 及び f_{ss} の関数で表わすことができる。すなわち選択度 Q を任意に変更するためには、 f_{s2} 及び f_{ss} を任意に変更することにより達成できるものである。しかしながら、 f_{s2} を変更すると、中心周波数 f_0 までも変更してしまうので、選択度 Q のみを変更するためには、 f_{s2} を変更するとよい。しかし、 f_{s2} は上述した

とうり、利得係数 H にも関係してしまうので、 f_{s1} も f_{s2} に合わせて変更させなければならない。

そこで、第13図の回路において、第2カウンタ402の出力をクロック入力端子 ϕ_2 及び $\overline{\phi_2}$ に与えるようにする。すなわち、クロック入力端子 ϕ_2 及び $\overline{\phi_2}$ に与える周波数を変更すると、第3カウンタ403は上記変更に従従するため自動的に周波数を変更され、選択度 Q のみが独立に1ヶ所で変更できる。以下に第14図に示すクロック波形を用いて詳細に説明する。

第8図の回路において選択スイッチ S_1 、 S_2 及び S_3 でカウンタ401、402及び403の出力より、 B 、 B' 及び B'' を選択することによってクロック入力端子 ϕ_1 、 ϕ_2 及び ϕ_3 に第14図(c)に示すクロック CK_{s1} 、 CK_{s2} 及び CK_{s3} が与えられる。ここでクロック CK_{s2} の周波数を f_s とする。このときの周波数—ゲイン特性を第15図(b)の V_1 に示す。これに対して、選択スイッチ S_2 により、第2カウンタ402の出力より C' を選択すると ϕ_1 、 ϕ_2 及び ϕ_3 に

のみが独立に変更できる。以下に第14図に示すクロック波形を用いて詳細に説明する。

第13図の回路において、選択スイッチ S_1 、 S_2 及び S_3 より、 B 、 B' 及び B'' を選択することによりクロック入力端子 ϕ_1 、 ϕ_2 及び ϕ_3 に第14図(e)に示すクロック CK_{s1} 、 CK_{s2} 及び CK_{s3} が与えられる。ここでクロック CK_{s2} の周波数を f_s とする。このときの周波数—ゲイン特性を第15図(c)の V_1 に示す。これに対して、選択スイッチ S_3 により第3カウンタ403の出力より C'' を選択するとクロック入力端子 ϕ_1 、 ϕ_2 及び ϕ_3 に第14図(f)に示すクロック CK_{s1} 、 CK_{s2} 及び CK_{s3} が与えられる。これにより第15図(d)の V_2 に示すように利得係数 H のみが $\frac{1}{2}$ 倍の特性を得ることができる。

このことは、クロック周波数 f_{s2} が基本クロック周波数 f_s の $\frac{1}{2}$ 倍であるから、(8)式に代入することにより理解しうる。

第14図(d)に示すクロック CK_{s1} 、 CK_{s2}' 及び CK_{s3}' が与えられる。これにより第15図(b)の V_2' に示すように選択度 Q のみが2倍の特性を得ることができる。

このことは、クロック周波数 f_{s2} が基本クロック周波数 f_s の $\frac{1}{2}$ 倍であるから、(7)式に代入することにより、容易に理解しうる。

次に、利得係数 H のみを変更する場合の例について説明する。上記(8)式に着目すると、利得係数 H はクロック周波数 f_{s1} のみを任意に変更することにより、独立に1ヶ所で利得係数 H が変更できる。

そこで、第13図の回路において、第3カウンタ403の出力をクロック入力端子 ϕ_1 及び $\overline{\phi_1}$ に与えるようにする。すなわち、第3カウンタ403の出力は、クロック入力端子 ϕ_1 及び $\overline{\phi_1}$ にしか与えていないので、クロック入力端子 ϕ_1 及び $\overline{\phi_1}$ に与える周波数のみが独立に変更できることを表わしている。よつて、(8)式により、利得係数 H

以上のように、クロック周波数を変更するのに優先度を持たせることにより、フィルタの特性定数が独立に1ヶ所で変更できる。すなわち、要約すると、 f_0 変更用のクロック周波数を変更すると、 Q 及び H 変更用のクロック周波数も変更される。また、 Q 変更用のクロック周波数を変更すると、 H 変更用のクロック周波数は同様に変更されるが、 f_0 変更用のクロック周波数は変更されない。 H 変更用のクロック周波数を変更しても、 f_0 及び Q 変更用のクロック周波数は変更されない。

第11図に本発明のクロック周波数変更の優先度を示した包含図を示す。

本発明の実施例で述べたバンドパスフィルタ以外のローパスフィルタ及びハイパスフィルタ等にも十分適用できる。

さらに、バイクワット形フィルタのみならず、リーブフロック形フィルタについても同様に適用できることはもちろんである。

以上述べた如く、本発明によれば、クロック周波数のみを変更することにより、スイッチト・キ

ヤバシタ・フィルタの各特性定数を独立に変更することができるので、装置構成が簡素化できる効果をもつ。

第18図は、フィルタとして、先に述べたスイッチドキャパシタフィルタに替えて、抵抗、コンデンサ、及び演算増幅器からなるアクティブフィルタを用いた実施例である。同図において561は、光ディスクメモリの線速度を検出するタイミングである。P₆₁はコントローラであり、タイミング561の信号の周波数によつて、アクティブフィルタの抵抗値を可変するスイッチのコントロールに用いる。コントローラP₆₁の出力信号がPCSである。出力信号PCSはスイッチS₁₁、S₁₂、S₁₃、S₁₄のいずれかを閉路するために用いる。いずれを閉路すべきかは、予め、タイミング561の値によつて決定されるように、コントローラP₆₁に記憶させておく。コントローラP₆₁は、たとえばマイクロコンピュータを用いてもよい。R₁₁、R₁₂、R₁₃、R₁₄は抵抗である。A₆₁は演算増幅器である。C₆₁はコンデンサであ

る。ここに示したアクティブフィルタは、1次ローパスフィルタの例である。ゲイン特性は

$$\frac{V_{out}(S)}{V_{in}(S)} = - \frac{1}{R_{11} \cdot C_{61} S} \quad \dots \dots (11)$$

で示される。ただし、演算増幅器が理想特性で、抵抗がR₁₁が選択された例である。したがつて、タイミング561の内容により、抵抗R₁₁～R₁₄を可変することによつて、フィルタのゲインを變えることができる。同図では、抵抗のみ可変したが、コンデンサC₆₁も同様に抵抗と同時に可変することによつて、さらに、フィルタの特性を可変できる。また、第18図ではアクティブフィルタとして示したが、単に抵抗とコンデンサからなる受動フィルタで積分型フィルタ、あるいは微分型フィルタの組合せなどにおいて、部品の値を前記タイミング561の内容により變えてもよい。また、フィルタ、及びサンプリング周波数を、光ディスクメモリの線速度を外周、中間周、内周のごとく、2～3段階程度に区分けしておき、それらの区分に応じて、可変しても目的とする効果が得

られる。

また、第18図において、抵抗あるいはコンデンサの値を可変するのみでなく、コンデンサを流れる電流を制御してもよい。第20図はその実施例である。第20図において、第18図と同一記号は同等物である。R₆₁は抵抗、C₆₁はコンデンサC₆₁を流れる電流コントローラである。電流コントローラは電流が一定以上流れないリミッタであつてもよい。561は光ディスクメモリの線速度を検出した信号で、タイミングである。タイミング561によつて、コンデンサC₆₁を流れる電流制御する。コンデンサを流れる電流をI_{cc}とするとフィルタの出力電圧は、

$$V_{out} = - \frac{1}{C_{61}} \int_0^t I_{cc} dt \quad \dots \dots (12)$$

となり、積分型フィルタの特性を電流I_{cc}のコントロールにより変えられる。また、第18図、第20図に示したフィルタは一例であつて、これらの構成が直列に、また並列回路の組合せによつて、種々の特性を具備したフィルタが提供できること

は当然である。

第19図は、フィルタとして、デジタルフィルタを追加した例である。同図において、311DFがデジタルフィルタである。311は先に述べた、スイッチドキャパシタフィルタでもよい。312はA/D変換器である。入力信号をサンプリングタイミング802よりも十分高い周波数の予め固定されたクロックと特性をもつスイッチドキャパシタフィルタ311とA/D変換器312を用いて、一定間隔のサンプリングを行う。そのデジタル状の出力信号をADOとする。デジタル状の出力信号ADOをデジタルフィルタ311DFを用いて、光ディスクメモリに記録し、再生に必要な帯域に制限する。G802はゲードであつて、光ディスクメモリの線速度によつて決まるサンプリングタイミング802によつて、記録用に信号を出力する。以上により、アナログ回路のフィルタ、A/D変換器のクロックを一定にできるので回路を簡素化することができ、しかも、光ディスクの線速度に応じた信号の記録ができる。

〔発明の効果〕

本発明によれば、光ディスクメモリの回転数を一定にしておいても、信号を効率良く記録できるので、信号再生時の信号対雑音比の向上、装置構成の簡素化、経済性、信頼性などにおいて効果がある。

4. 図面の簡単な説明

第1図は本発明の全体説明図、第2図は光ディスクメモリに関する説明、第3図は光ディスクの構成例の説明、第4図はタイミング信号検出の説明、第5図は記録信号変調例の説明、第6図は信号再生の動作説明、第7図は位相メモリを用いたタイミング信号検出の説明、第8図はスイッチドキャパシタフィルタの回路例、第9図はフィルタの特性説明図、第10図はフィルタのタイムチャート図、第11図はスイッチドキャパシタフィルタの説明、第12図はスイッチドキャパシタローパスフィルタ特性説明、第13図は第12図の実施例、第14図はクロック信号とタイムチャートの説明、第15図はバンドパスフィルタの特性


図、第16図は優先度を示す説明図、第17図はフィルタの構成概念図、第18図はアナログフィルタの実施例、第19図はデジタルフィルタ組合せ構成図、第20図はアナログフィルタの変形構成例をそれぞれ示している。

10…原信号群、30…信号源、50…光ディスクメモリ部、70…線速度検出部、80…信号再生部、55…スイッチドキャパシタフィルタ、 SC_1, SC_2, SC_3, SC_4 …スイッチドキャパシタ等価抵抗、 $SW_1 \sim SW_{20}$ …アナログスイッチ、 C_1, C_2 …コンデンサ、 $\phi_1, \overline{\phi}_1$ …クロック、 A_{81} …演算増幅器、561…タイミング信号、82…クロック生成回路、311DF…デジタルフィルタ、G802…ゲート。


代理人 井理士 小川勝男




第1図




第3図




第2図




第4図




第5図
(a)




(b)




第6図




第7図




第9図



第8図




第10図




第 11 圖

(a)




第12圖


(a)




(b)




(b)




(C)




(C)



第 14 圖




第13図




第 15 圖


(a)




(b)




(c)




第16図




第18図



第17図



第19図



第20図

